(19)日本国特許庁 (JP)

(12) 特 許 公 報(B2)

(川)特許番号

第2790176号

(46)発行日 平成10年(1998) 8月27日

(24) 登錄日 平成10年(1998) 6月12日

(51) Int.CL*

織別配号

ΡI

HO3K 5/08

HO3K 5/08

発明の数1(全 12 頁)

T	
(73)特許推君	999909999
	ソシエテ、プール、レテユード、エ、
	ラ、フアプリカシオン、ド、シルキユ
	イ、アンテグル、スペシュー・ウェッセ
	イエス
	フランス国38100、グルノーブル、リユ、
	デ、マルティール、17
(72)発明者	ジヤン、クロード、ベルテール
	フランス国38500、ポワロン、セデ、27、
	クープルビー、ル、ギョン(醤地なし)
(72)発射者	ルイ、タラロン
	フランス国38120、サン、テグレーグ、
	リコ、デ、ポネ、16
(74)代理人	弁理士 佐藤 一雄 (外2名)
容在官	有泉 良三
	最終質に触く
	(72)発明者 (72)発明者 (74)代理人

(54) 【発明の名称】 アナログ信号レベル検出器

1

(57)【特許請求の範囲】

1. クロック入力選子(H)とアップ/ダウン副御入力 選子(+/-)と出力選子とを有するアップ/ダウン・ カウンタ(16)と、

このアップ/ダウン・カウンタ (16) を零から最大値まで加算させるために要する時間が検出信号の平均周期よりも大幅に大きくなるような周波数を有するクロック信号を、前記アップ/ダウン・カウンタ (16) の前記クロック入力過子 (H) に供給するクロック手段と、

入力端子と、前記アップ/ダウン・カウンタ (16) の前 19 記アップ/ダウン制御入力端子 (+/-) への入力信号を副御するための信号を出力する出力端子とを育する比較器 (12) と.

それぞれが第1電極および第2電極を備え、前記第1電 極が、前記比較器(12)の前記入力端子と、クロック信 2

号周波数の周期的なサイクルにしたがってキャパンタのスイッチの切り換えを制御する切換制御回路(K1~Kn+1,L1~Ln)とに接続され、このサイクルは複数の階段を有し、且つ、このキャパンタは前記アップ/ダウン・カウンタ(15)の出力の2進重みに対応させて重み付けされている、1群の切換キャパシタ群(C1~Cn+1)と、基準電圧線(Vref)と、

前記切換制御回路 (K1〜Kn+1,L1〜Ln) および前記アップ/ダウン・カウンタ (16) の出力により、

- (a) 前記層期的なサイクルにおける予充電段階では、 前記切換キャバンタ群 (C1~Cn+1) が、それぞれの前 記第2電極からアナログ検出信号を取り込み、且つ、前 記第1電極が接地弯位に接続されるように制御され、
- (b) 前記予充電段階の終了時には、この予充電段階中 に前記第1の電極に著稿された電荷の損失を防止するた

A

10

特許2790176

めに、この第1電極が絶縁されるように制御され、

3

(c) 比較段階では、重み付けされた前記切換キャパシタ群(Cl~Cn+1)の前記第2電極が、前記切換キャパシタ群(Cl~Cn+1)と同じ2進重みを有する前記アップ/ダウン・カウンタ(16)の出力がりであるか1であるかに応じて前記基準電圧源(Vref)または接地電位に接続されるように制御されて、前記アナログ検出信号、前記基準電圧源(Vref)の電圧または接地電位をそれぞれの前記切換キャパシタ群(Cl~Cn+1)に供給するマルチプレクサ回路(31~Jn+1.II.I2)と

を有することを特徴とするアナログ信号レベル検出器。 2. 前記周期的なサイクル中に前記アナログ検出信号の 行号を決定する段階をさらに含み、

決定された符号を裏すピットを格納するレジスタ(22) を備え。

このレジスタ (22) が、前記比較器 (12) の出力端子に接続された入力端子を有するとともに、

- (a)前記比較器(12)の出力と前記アップ/ダウン・ カウンタ(16)の計数の認識結果との論理的関係と、
- (D) 前記アップ/ダウン・カウンタ (16) の出力と前 20 記マルチプレクサ回路 (J1~Jn+1,11,I2) の状態との 論理的関係と.

を制御するように接続された出力端子を有することを特 欲とする、特許請求の範囲第1項記載のアナログ信号レ ベル検出器。

3. 前記符号を決定する段階の間、各切換キャバンタ群 (C1~Cn+1)の一方の電極をアース電位に接続すると ともに他方の電極を前記比較器(12)の入力過子に接続 し、

この段階の間、前記予充電段階で前記切換キャバンタ群 39 (C1~Gn+1) に充電された全電荷を全体的に絶破状態 に保つ。

ことを特徴とする特許請求の範囲第2項記載のアナログ 信号レベル検出器。

- 4. 前記アップ/ダウン・カウンタ(16)の前記出力過子と前記マルチプレクサ回路(31~3n+1,11,12)との間に、前記レジスタ(22)により制御される排他的論理和グート(L1~Ln)を設けたことを特徴とする。特許請求の範囲第3項記載のアナログ信号レベル検出器。
- 5. 前記比較器 (12) の前記出力端子と前記アップ/ダ 40 ウン・カウンタ (16) の前記アップ/ダウン制御入力端子 (+/-) との間に、前記レジスタ (22) により制御される緋他的論理和ゲート (20) をさらに設けたことを特徴とする、特許請求の範囲第4項記載のアナログ信号レベル検出器。
- 6. 前記切換キャパシタ群 (C1~Cn+1) の容量の和に 等しい容置を有するキャパシタ (C´1) が、前記比較 器 (12) の前記入力端子と前記レジスタ (22) により制 御される前記切換制御回路 (K1~Kn+1,L1~Ln) との間 にさらに接続され、

前記予充電段階中には当該キャパシタ(C´l)に前記 基導電圧源(Vref)の電位が与えられ

前記比較段階中には前記符号を決定する段階で決定された符号が正であるか負であるかに従って当該キャバシタ(C´1)に前記基準電圧源(Vref)の電位または接地電位が併給される

ことを特徴とする特許請求の範囲第1項記載のアナログ 使母レベル輸出器。

【発明の詳細な説明】

〔産業上の利用分野〕

【従来の技術およびその問題点】

レベルという用語は、ここでは、その用語の最も広い意味で解釈される。その理由は、この検出器が意図する用途が、本質的には、予測される信号が存在するか否かを検出することに関するものであるからである。「信号が予測される」とは、確率の範囲が比較的広い場合でも、周波数のおおよその振幅とともに当該周波数のスペクトラムの幅がおおよそわかるということである。例えば、電話線に接続されているモデム(変調器と復調器とによって構成される)は、既知の周波数の俄送波からなる呼び出し信号の存在を認識することができる。

このようなアナログ信号レベル検出器についての他の 用途や、これと多少異なる用途を考えることも可能であ る。言語分析器に用いられる音声活動検出器(voice ac truity detector)は、十分なレベルの音声活動の存在 が認識されたことを示す信号を検出して、言語分析器に よる分析動作を開始させるためにのみ使用される。

したがって、ここで問題とするレベル検出器は、整流された信号の中間レベルまたは平均レベルを検出する装置であるが、「中間または平均」の語意は数学的に厳密なものではない。すなわち、レベル検出器の目的は、前記中間値が所定のしきい値を越えた場合に入力信号が存在していると判断して、この判断結果を示す信号を供給することにある。

このような検出を行うためには、低層波のフィルタリング(low-pass filtering)。すなわち取り込んだ信号の変化周期よりも十分に大きい時定数でその信号を積分することが、必要である。この操作を行わないと、信号の存在と不存在とを交互に検出してしまったり、整流後の交流信号の各ピークと各谷とを交互に検出してしまったりするおそれがある。

したがって、饒出すべき信号を整流(望ましくは全波 整流)することが必要であるとともに、ある程度の領分 を行う必要がある。

しかし不都合なことに、アナログ信号を比較的大きい 時定数 (たとえば50Hzの信号に対して200ミリ秒) で積 分するためには、比較的大きい容置のキャパシタが必要 50 となる。このため、積分回路を内蔵する信号検出器を構 (3)

20

成することは困難であり、場合によっては不可能であ る。しかし、例えば上述のモデムの場合には、鈴出器を 積分型とすることが望ましいとともに、本来のモデム国 路と積分回路とを同じ半導体チップ内に形成することが 望ましい。

5

(発明の概要)

本発明は、非常に簡単で且つ大容量のキャパシタを必 要としないアナログ信号レベル検出器を提供するもので ある。この検出器は、箱分素子としてデジタルアップ/ ている。このデジタルアップ/ダウン・カウンタは、ア ップーカウントまたはダウン・カウントを行うことによ って、レベルの検出を行うべき信号とアップ/ダウン・ カウンタのカウント値を表すアナログ信号とをアナログ 的に比較する機能を備えている。検出すべきレベルを越 えたことは、アップ/ダウン・カウンタのカウント値に 基づいて決定される。

最も簡単なケースでは、所定の中間レベルを越えたか 否かを明らかにするために、アップ/ダウン・カウンタ の上位ビットを使用することができる。

カウント周波数は、アップ/ダウン・カウンタのカウ ント値が中間レベルを中心として当該レベルよりも小さ い振幅で振動するように選択され、その値で固定され る。これにより、アップ/ダウン・カウンタのカウント 値は入力信号の中間レベルを表すこととなる。

本発明は、アナログ入力信号のレベルを豪すデジタル 出力を供給するアップ/ダウン・カウンタと、このアッ ブノダウン・カウンタの計数方向を制御するための1個 の入力幾子に出力幾子が接続されるアナログ比較器と (計数方向は当該比較器の出力の状態によって決定され 30 る) 差信号(戦いは偏差信号)を生成する手段(この 手段は、アップ/ダウン・カウンタの出力端子に接続さ れ、領出すべき入力信号を取り込んで、検出すべきアナ ログ信号の弯圧レベルとアップ/ダウン・カウンタのカ ウント値に比例する置との差を衰す差信号を生成し、そ の差信号を比較器の入力端子へ供給する)と、アップ/ ダウン・カウンタに供給するカウント周波数を形成する 手段(前記カウント園波敷は、アップ/ダウン・カウン タのカウント値を零から最大値まで加算するため時間 えるように、設定される)とを備えるアナログ信号レベ ル検出器に関するものである。

すなわち、差信号或いは偏差信号の生成に際して、そ の差信号 (或いは偏差信号) の符号が正であるのか負で あるのかの検出を、比較器が行う。そして、アップ/ダ ウン・カウンタは、その符号が正のときはカウント・ア ップし、負のときはカウント・ダウンする。両方の場合 ともアップ/ダウン・カウンタのカウント値は一方の方 向に徐々に変化するが、差信号の緩帽は小さくなってい く。アップ/ダウン・カウンタは、自己のカウント値と 50 る。

検出すべき信号との差を示す信号の積分器として機能す る。との領分の結果、安定した入力信号が存在する場合 には、アップ/ダウン・カウンタのカウント値は、加算 期間と減算期間の繰り返しを経て、差信号の符号が正で ある期間と負である期間とが平均して同じとなる。入力 信号が全波整流された正弦波で構成されている場合に は、アップ/ダウン・カウンタのカウント値は、入力信 号の実効値を表すレベルを中心として振動する。

最も一般的な従来例では、検出すべきアナログ入力信 ダウン・カウンタを使用するという。顕著な特徴を有し、10、号が交流信号である場合は、検出器の入力鑑子の上流側 に整流器(空ましくは全波整流器)を設けることが必要 となる。しかし、本発明においては、差信号を形成する ためおよびカウント動作の向きを決定するための入力信 号の符号を考慮することによって整流器を不要にする方 法が開示されている。

> 好適な実施例(後述の第3図参照)は、切換キャパシ タのシステムを有している。 これらのキャパシタの容量 に対しては、差信号の生成に使用するアップ/ダウン・ カウンタの出力の2道重みと同じ2進重みに従って、重 み付けが行われる。基準電圧源の出力する基準電圧は、 アップ/ダウン・カウンタのカウント値と、差信号を生 成するために使用される値(すなわちアナログ入力信号 と比較される量)との比を決定する。切換制御回路は、 多相周期サイクルおよびアップ/ダウン・カウンタのカ ウント周波数に従って、切換制御信号を生成する。最後 に、アップ/ダウン・カウンタの出力および切換制御回 路によって制御されるマルチプレクサ回路により、各切 換キャパシタにそれぞれ入力信号、基準管圧あるいは接 地電位を、後述するような条件に応じた関数にしたがっ - て供給することが可能となる。

切換キャパシタは比較器の入力鑑子に接続され、この 入力端子に前記差信号を表す弯位を、アップ/ダウン・ カウンタのカウント周波数にしたがって、周期的に印加 する。この電位は、アップノダウン・カウンタのカウン ト動作の向きを定めるために、比較器によって、零售位 と比較される。

原則として、切換えサイクルは次の通りである。

予充電段階においては、各切換キャパシタは、鈴出す べき入力信号で全て充電され、その後、充電されている が、検出すべき信号レベル検出器の平均周期を大幅に超 40 電荷がグランドから絶縁され、各キャバシタの第1の電 極が比較器の入力總子に接続され、その間、この第1の 尾極は、所定の直流電源よりも高いインピーダンスに維 待される。

> 比較段階においては、基準電位または接地電位が各キ ャパンタの第2の電極に与えられる。 各キャパシタに供 給される電位は、アップ/ダウン・カウンタの出力の2 進重みと、問題とするキャパシタの2進重みとが同じに なるように選択される。これにより、差信号は比較器の 入力端子に印刷されて、との比較器で零電位と比較され

本発明の好適な実施例においては、アナログ信号レベ ル検出器の入力端子の上流側に整流器を設ける必要はな い。このことは、入力信号の符号を決定する段階として の補助切換段階を各期間ごとに導入することによって得 **られる交流入力信号に対しても同じである。この補助切** 換段階は、原則としては、予充電段階とこれに先行する 段階との間に導入され、全てのキャパシタの第2の電極 へ接地電位が与えられる。このため、この領助切換階中 は、比較器の出力値が、入力電圧の符号の関数に応じて 切換えられる。この出力値は符号を示しており、フリッ 19 る。この常圧VSは、第2図からわかるように、増大(ア プフロップに格納される。との符号が負の時には、形成 された差信号のモードと、アップ/ダウン・カウンタの カウント動作の向きとが変わる。

7

したがって、たとえば、検出されて格納された符号が 負であれば、基準電圧額(正)が同じ絶対値の負の基準 宮圧を出力する電源によって置き換えられる。 それと同 時に、競出段階に続く比較器の出力によって決定される カウント動作の方向は、入力信号の符号が正の場合とは 逆になる(それゆえ、符号を格納するフリップフロップ によって制御される排他的オアゲートが、比較器の出力 26 **端子とアップ/ダウン・カウンタのカウント動作の方向** を副御する入力端子との間に挿入される)。

別の実施例としては、負の基準電圧器を不要とするた めに、箱助キャパシタを設けたものがある。この補助キ ャパシタの容量は、他のキャパシタの容置の総和に等し い。この補助キャパシタは、予充電段階中に、臺埠電圧 まで充電される。そして、読出段階中に、格納されてい る符号が正であるか負であるかに応じて、前記墓準電圧 または接地電位が与えられる。これと同時に、格納され ている符号が負であれば、読出段階中に切換キャパシタ に与えられる電位を接地電位とするか基準電位とするか の選択を逆にする。これらの2つの変更によって、差値 号が形成される。この差信号はアップ/ダウン・カウン **すのカウント値に比例する量と入力信号との差ではなく** て、この置と入方信号の符号を逆にしたものとの差であ る。このようにして、偽の全波整流が行われる。したが って、後述の説明から明らかなように、入力信号の符号 が負の時は、カウント動作の方向を遺にすることが必要 である。

(発明の実施例)

第1図は、本発明者が従来提案しているアナログ信号 レベル検出器を示す。この従来例においては、レベルを 検出すべきアナログ信号ソコが交流型である場合には、検 出器の入力總子の上流側に全波整流器を設ける必要があ る。整液器1900入力端子Aは、信号V1を入力する。整液 器100出力端子は、整液された信号12を出力する。第2 図に簡単に示したように、整施器19の入力信号/1は国波 数Fの正弦波である。これにより、整流器10の出力信号 V2は、正の脈動信号となる。

整流器10の出力過子Bは比較器12の1方の入力端子へ 50

接続されている。その比較器12の別の入力端子()は、デ ジタルーアナログ変換器14の出力端子へ接続されてい る。デジタル-アナログ変換器14の入力端子はアップ/ ダウン・カウンタ16の出力端子へ接続されている。この アップ/ダウン・カウンタ16のアップ・カウント動作お よびダウン・カウント動作の周波数では、クロック信号 員によって定められる。デジタルーアナログ変換器14の 出力は、アップ/ダウン・カウンタ16のカウント値の変 化を表す常圧V3を、比較器12の入力端子Cに発生させ ップ/ダウン・カウンタがアップ・カウントする時)と 減少(アップ/ダウン・カウンタがダウン・カウントす る時)とを交互に行う傾斜に従って、段階的に変化す

Я

これにより、第1図の回路は、電圧V2とV3の差。すな わち整流された入力信号とアップ/ダウン・カウンタ16 のカウント値に比例する量との差を示す差信号以を形成 する.

比較器12の出力幾子は、アップ/ダウン・カウンタ15 のアップ/ダウン制御入力端子(+/-)に接続されて おり、この出方値がアップ/ダウン・カウンタ16のカウ ント助作の方向を決定する。信号V2が信号V3より大きい とアップ/ダウン・カウンタ16はアップ・カウント動作 を行い、信号い2が信号V3より小さいとアップ/ダウン カウンタ16はダウン・カウント動作行う。両方の場合と も、カウント動作の向きは、アップ/ダウン・カウンタ 16のカウント値を表す置いが整施された入力信号いを追 従するような傾向を有している。

しかし、置いが増大するときの勾配の最大値を適当に 制限することにより、実際には、信号v3が信号v2を十分 な遠さで追従することができないようにする。

との目的のために、カウント動作風波数!は クロッ クHにより、信号V3を零から最大値まで増大させるのに 要する時間(すなわち、アップ/ダウン・カウンタのカ ウント値が零から最大値になるまでに要する時間)が、 入力信号V1の周期1/Fを大幅に超えるような値に設定さ れる。このためには、アップ/ダウン・カウンタ16の最 大カウント値をNinaxとすると、Ninax/fを1/Fより十分大 きくする必要がある。

信号V3の録幅は変換器14におけるデジタル/アナログ 変換尺度に依存する。この尺度を定めるために基準電圧 Vrefが用いられる。ここで、基準管圧Vrefは、アップ/ ダウン・カウンタのカウント値が最大値になった時に信 号マヨカネ劉達するレベルである。

第1図に示した第2のクロック信号H′は、信号Hの 国波数!と同じ周波数を有しており、 デジタル/アナロ グ変換器14の周期的な制御に使用される。

しかし、これらの信号H.H. の各位相は、比較器12に 切換えられる時にアップ/ダウン・カウンタ16のカウン ト値の増大または減少が起らないことが保証されるよう (5)

30

に 定められる。

振幅が安定している正弦波交流信号でが存在する時 は、段階的な信号V3が平均値を中心としてわずかに振動 することが見出される。本発明の検出器がユーザーに供 給するのはその平均値である。入力信号が全波整流され た正弦波である場合には、前記平均値は入力信号の実効 値を表す。ランダムな交流信号の場合には、安定な動作 状態において段階的な信号V3が三角液状(立上り傾斜と 立下り傾斜)に振動することは明白であり、その三角波 状振動の平均レベルは、整流された信号V2が段階的な像 10 なわち、電圧Vが負であればカウントアップを行う状 号いより高い値を有する期間と、段階的な信号いより低 い値を有する期間とが平均して同じように定められる。

9

との平均値は、デジタルーアナログ変換器14の出力總 子からアナログ形態で得ることができ きたは アップ **/ダウン・カウンタ15の出力幾子(出力幾子 D)からテ** ジタル形態で得ることができる。非常に簡単な場合に は、アップ/ダウン・カウンタ15のカウント値の上位ビ ットのみが検出器の出力として使用される。電圧Vrefの 値は、検出しようとするレベルのしきい値を定める関数 として選択される。これにより、検出しようとするレベー26 ルが前記しきい値をこえたか否かを、アップ/ダウン・ カウンタ16の上位ビットの値によって定めることができ る。非常に簡単な場合としては、選択されたしきい値が Vref/2であり、段階的な信号V3の最大値がVrefである場 台がある。

第1図より、デジタルーアナログ変換器14に提供する ビットとしてアップ/ダウン・カウンタ15の上位数格の ビットのみを使用できることは明かである。このとき も、段階的な信号V3は同様のこう配を有するが、段階の 数が少なくなる。

第3図は、切換キャパシタ群 (CI~Cn) によって差信 号を形成する。本発明の好適な実施例を示す。第3図の 回路も、アップ/ダウン・カウンタ16を有する。このア ップノダウン・カウンタ16のアップノダウン制御入力端 子は排他的オアゲート20を介して比較器12の出力端子へ 接続され、比較器12の一方の入力端子は接地され、他方 の入方端子はアップ/ダウン・カウンタのカウント値に 比例する置と入力信号との差を表す差信号(電圧V)を 入力する。切換キャパシタ群 (C1~Cn) により差信号が どのようにして周期的に形成されるかがわかるである う。との実施例においては、電圧Vは実際には前記差信 号の遊であり、その電圧Vは比較器12の反転入力端子へ

比較器12の出力總子は、検出すべき入力信号12の符号 を格割するフリップフロップ22の入力端子にも接続され ている。したがって、この実施例においては、入方信号 VIは、全波整流器を設ける必要なしに、接地電位を中心 として交香できる。比較器12は入力信号VIの符号と、こ の符号を格納したフリップ・フロップ22の出力信号と

台には符号が正の時にはブリップフロップ22の出力Qは 1であり、逆に、苻号が負の時にはブリップフロップ22 の出力/は1である。

19

ブリップフロップ22の出力総子/Qは、緋他的オアゲー ト200一方の入方端子に接続されており、この排他的オ アゲート20の他方の入力端子は比較器12の出力端子に接 続されている。これにより、カウント周期が正のときに 符号が検出されれば、カウンタ15のアップ/ダウン制御 入力端子(+/-)は、比較器12と同じ状態となる(す 感、電圧Vが正であればカウントダウンを行う状態)。 一方、信号V1の符号が負であると、排他的オアゲート22 は比較器の出力により与えられた命令を逆転させる(す なわち、常圧Vが負の時はカウントダウン、常圧Vが正 の時はカウントアップ)。

キャパシタC1~Gnのすべての第1の電極は、比較器12 を構成する差勁増幅器の反転入力端子 (-) へ接続され る。差動増幅器の他の入力端子である非反転入力端子 (+) は接地される。

各キャパシタCI~Cnの他の電極は、論理切換回路24の それぞれの出力端子へ接続される。論理切換回路24は、 入力信号VIまたは接地電位を適宜切り換えて入力すると ともに、基準電位Vrefも入力する。

この論理切換回路24は、以下のように制御される。 まず、論理切換回路24は、アップ/ダウン・カウンタ 16の出力によって制御される。論理切換回路24は、この アップ/ダウン・カウンタ16のカウント値を当該カウン ト値に比例するアナログ量へ変換するために使用され る。実際には、アップ/ダウン・カウンタ15の上位n ビ ットのみが使用される。

一方、この論理切換回路24は、図示しない切換制御回 路によっても制御される。この切換制御回路は、第4図 に示されている多相サイクルに従って、アップノダウン ・カウンタ16のカウント動作周波数すと同じ周波数の周 期的な信号、すなわち、同一周波数の2つの周期的な方 形被信号 # 1. # 2 を生成する。 これらの方形被信号 # 1. **Φ2は、ほぼ同時に論理レベルが1となり、信号Φ2は** 信号のしよりも長く論理レベルしを維持する。また、信 号φ′1も生成される。との信号φ′1は信号φ1とほ 40 は同じであるが、信号も1より僅かに早く論理レベルが 奏となる。

さらに、論理切灸回路24は、VIの符号を格納するフリ ップ・フロップ22によっても制御される。この副御によ り、1/200符号の関数にしたがって切り換え動作を修正す る.

論理切換回路24は、所定数の切換え手段と制御ゲート (オアゲートおよび鲱他的オアゲート) を有する。説明 の便宜上、第3回において切換回路24を制御する信号の 論理レベルが1の時にはスイッチが図で左側にセットさ を、カウント動作園波数子で周期的に検出する。この場 SG れ、その制御信号の論理レベルがOの時にはスイッチが

http://www6.ipdl.jpo.go.jp/tjcontentbs.ipdl?N0000=20&N0.../%3f%3f=86%3f%3e89///// 04/03/12

(5)

右側にセットされるものとする。

論理切換回路24のスイッチは、以下の通りである。

11

スイッチIIは、信号が、1により副御され、キャパシ タC1~Cnの第1の電極を接地するか(φ' 1=1)、ま たはその第1の電極を高インピーダンスの状態にするか (φ' 1=0) の切り換えを行う。

スイッチ12は、信号も1により制御され、回路の中間 点Gに入力信号v1(ま1=1)または接地電位(ま1= ()) を与える。

の電極を中間点Gまたは基準電位Vrefへ個々に接続す る。 Bスイッチ Ji~ Jnは、オアゲートKi~Knの出方によ り、それぞれ制御される。これらのオアゲートの1つの 入力端子は信号 Φ2 を入力し、他の入力端子は排他的オ アゲートL1~Lnの出力をそれぞれ入力する。 緋他的オア ゲートL1~Lnの1方の入力端子はフリップフロップ22の 出力端子Qに接続され、他方の入力端子はそれぞれアッ ブノダウン・カウンタ16の上位 n 桁の出力端子のいずれ かに移続される。

とのようにして、各切換キャパシタC1~Cnは、アップ 20 a) 予充電段階: /ダウン・カウンタ16の各出力によって制御される。こ れらのキャパシタCI~Cnの容置はアップ/ダウン・カウ ンタ16の上位 n 桁の出力の2 造量みに対応させて重みづ けられ、各キャパシタは同じ2進重みのアップ/ダウン ・カウンタ16の出力によって制御される。

すなわち、キャパシタCIはカウンタの最下位出力によ り副御される。そして、カウンタの最上位の出力によっ て副御されるキャパシタCnの容量は2°1°C1であり、キ ャパシタCn-1の容置は2*** - C1等となる。

また、キャパシタCIの容量と同じ容量を有するキャパ 30 シタC' 16、設けられる。このキャパシタは、スイッ チを介さずに、比較器12の反転入力端子と中間点Gとの 間に直結される。

補助キャパシタCn+1の容置は(2"-1) CIであり、 キャパシタCI~Cnの容置の和に等しい。この補助キャバ シタCn+1の第1の電極は、他のキャパシタCI~Cnおよ びC 1 と同様に比較器12の反転入力端子へ接続され、 第2の電極は補助スイッチ3n+1に接続されている。そ して、この補助スイッチJn+lにより、第2の電極を基 準電位Vrefまたは中間点Gへ接続することができる。こ 40 の補助スイッチ Jn+lは、オアゲートKn+lにより制御 される。さらに、このオアゲートKn+lのl方の入力絶 子は信号を2を入力し、他方の入力端子は信号性の符号 を格納するフリップフロップ22の出力Qを入力する。

アップ/ダウン・カウンタ16のカウント値を増加また は減少させるために、このアップ/ダウン・カウンタ16 には、オアゲートから、クロック信号日が供給される。 このオアゲートは、1方の入力過子から信号は1を入力 する。そして、他方の入力端子には、アップ/ダウン・ カウンタ16から、オーバープロー出力COが入力される。 このオーバーフロー出力GOは、カウントアップ動作中に アップ/ダウン・カウンタ16のカウント値が最大値に達 した時や、カウンタダウン動作中にカウント値が最小値 に達した時に、1となる。アップ/ダウン・カウンタ16 のカウント値は、信号や1の立ち上がりで増加または減 少するが、最大値または最小値を超えることは禁止され

12

最後に、フリップフロップ22のトリガ入力端子は、イ ンバータにより反転された倡号するを入力する。これに 一連のスイッチ31~3nは、各キャパンタC1~Cnの第2 10 より、比較器12の状態に応じて起こり得る切り換えを、 方形波パルスの2の立ち下がりタイミングで行う。

次に、第3回に示す回路の動作を説明する。

との回路の動作は、切換副御回路(図示せず)が定め る各周期によって、3つの主な段階に区分けすることが できる。以下、信号 # 2 および信号 # 1 が 1 である段階 を「予充電段階」と称し、信号は1が0で信号ゆ2が1 のままである段階を「VIの符号を決定する段階」と称 し、信号 41 および信号 42 が共に()である段階を「比 較段階」と称する。

ている。

信号

2 = 1 であるから、キャパシタC1~Cnの第2の 電便が、スイッチガー Inにより中間点Gに接続される。

信号

ま1=1であるから、中間点Gは、スイッチI2か ら、入力電圧V1を入力する。

信号 # 2 = 1 であるから、キャパシタCn+1の第2の 電極は、基準電位Vrefに接続される。

最後に、信号ゆ1= * 1= 1であるから、すべての キャパシタCI~Cn,C 1,Cn+1の第1の管極は、スイッ チ11によって接地される。

キャパシタC1~CnおよびキャパシタC′LのA蓄積電 高は

 $CIV1, CIV1, \cdots, CnV1$

および

C' 1V1

となる。キャパシタCn+1は電荷Vrefをとる。すべての キャパシケの第1の幾子が接続されている共通点には、 下記の全営商が存在する。

- C' 1V1-On+1 Vref

予充電段階が終る直前に、すなわち、信号も1が0と なる直前に、信号が、1がりとなってスイッチ11が閉 き、比較器12の入力総子(高インピーダンス)上の前記 全電荷をグランドから絶滅する。

b) 入力電圧V1の符号を決定する段階

スイッチIIが開くことと、スイッチI2が状態を変えて 中間点Gを接地することとを除き、スイッチは予充電段 階における位置と同じ位置をとる。

とのときは、基準電位Vrefに維持されているキャパシ タCn+lを除く、他のすべてのキャパシタの第2の電極 50 は接地されている。充電が行われ、第1の電極がグラン

http://www6.ipdl.jpo.go.jp/tjcontentbs.ipdl?N0000=20&N0.../%3f%3f=86%3f%3e89///// 04/03/12

(7)

Fから絶縁された結果、第1の電極の電位はーViとな る。との電位 - いは、比較器12の反転入力端子に印加さ れる。そして、比較器12は、入力管圧21が正であれば論 理状態1を出力し、入力電圧VIが負であれば論理状態() を出力する。

13

との状態は、信号を2の立下りまで保たれる。とのを 2の立ち下がりにより、符号決定段階が終了する。この 立下りにおいて、フリップフロップ22の出力Qは比較器 の出力によって与えられる状態をとり、フリップフロッ プ22の出力/03出力Qに対する相信状態をとる。そし、 て、とのようなフリップフロップ22の出力状態は、1月 期の間、そのままの状態に保たれる。

c) 比較段階

全ての場合において、スイッチエは、高インビーダン ス状態に (すなわち、比較器12およびこれに接続されて いる第1の電極をグランドから直流的に絶縁した状態) に保たれる。スイッチIZは、中間点Gを接地電位に保 つ。との段階は、切換えサイクル中の入力電圧性が正で あるか或いは負であるかに応じて、2つの場合に区分す る必要がある。

1.21が正の場合

オアゲートKn+1がフリップフロップ22の出力Q=1 をスイッチ m+1へ送るので、そのスイッチは初期状態 を維持する。

排他的オアゲートL1~Lnは、フリップフロップ22か ち、論理状態が1の信号を入力する。したがって、これ らの排他的オアゲートL1~Lnの出力信号は、アップ/ダ ウン・カウンタ16の上位 n 桁の出力信号を反転させた信 号となる。一段のオアゲートK1~Knは、スイッチJ1~Jn の副御に使用するために、排他的オアゲートローロから 30 であるから、式(2)の1項と2項とを等しいとおく 入力した信号を、スイッチ11~3mに対して出力する。

したがって、重みnの出力信号が1であれば、スイッ チJnを切り換えて、キャパシタCnの第2の電極を基準電 位Vrefに接続する。これとは逆に、前記出力がりであれ は、スイッチJnix切り換えられず、キャパシタCnの第2×

-2n

*の電極が中間点Gに接続された状態。すなわち接地され た状態に維持する。同様にして、対応する重みの出力が 1の時には各キャパシタC1~Cnの第2の電極が基準電位 Vrefに接続され、前記出力が0の時には前記第2の電極 が締備される。

14

ととで、切換キャパシタC1~Cnの第2の電極の共通電 位は値Vとなるので、最初に充電されていた電荷は比較 器12の入力幾子に接続されている各キャパシタC1~Cn. で 1.Cn+1の各電荷によって均衡化される。最初に充 19 鶯されていた電荷の和は、次の通りである。

-C1 1V1-Cn+1 Vref · · · (1)

キャパシタC1~Cn,C' 1,Cn+1の第1の電極に電位V が供給されている時の、各キャパシタの電荷の和を計算 するためには、各キャパシタがアップ/ダウン・カウン タ16の出力の重みに従って重みづけられた容置を得する ことを思い出さなければならない。

そして、アップ/ダウン・カウンタ16の各出力は、各 キャパシタ(Cn=2**^C1;Cn+ 1 = 2****C1等)に、個別 20 に基準電位Vrefまたは電位()を与える助作を制御する。 アップ/ダウン・カウンタ16が出力するカウント値

(「カウント値」という語は、ここでは最上桁の出力總 子が出力するカウント値のみを意味するものと理解され たい)をNとすると、電荷の和は次の通りとなる。

(C1+...+Cn) V-N/ref C1

+ \C 1 + (V - Vref) CN+ 1 . . . (2) 22°C.

Gn+1=C1+…+Gn=(ア-1) C1であり、また。 C' 1 = C1

V (2"11-1) C1

= $(nVref-V1 \cdot 2^n)$ C1

生たは

N V ref

---- (V) ----) (3)

2 s + 1 - 1

が得られる。

したがって、比較器12の入力鑑子に与えられる電位V は、前記差信号すなわち入力信号VIと、アップ/ダウン - カウンタ16のカウント値Nに比例する費(N・Vref/2 *) との差を示す信号を、表している。

差信号V1-N・Vref/2"が正の時は比較器12は論理状 譲1を出力し、この差信号が負の時は比較器12は論理状 態()を出力する。この論理状態により、アップ/ダウン ・カウンタ16のカウント動作の方向が定められる。すな わち、N・Vref/Zが入力電圧性より低い時はカウント。

2 a

アップ動作が行われ、これとは逆の場合にはカウントダ ウン動作が行われる。

アップ/ダウン・カウンタ16がカウントアップ助作を 行うのか或いはカウントダウン動作を行うのかの決定 は、信号も1の立ち上りで行われる。この立ち下がり は、すなわち、比較段階の終了であるとともに、次の周 期の予充電段階の開始時である。

2.11が負の場合

ここで説明する期間中は、入力電圧VIIは負である。 との場合には、アップ/ダウン・カウンタ16のカウン

http://www6.ipdl.jpo.go.jp/tjcontentbs.ipdl?N0000=20&N0.../%3f%3f=86%3f%3e89///// 04/03/12

(8)

特許2790178

15

ト値を表す置N・Vref/2"と比較するのは、入力電圧V1 の絶対値すなわちーVでなければならない。

したがって、差億号は、

 $* - v_1 - N + Vref/2$ となるので、比較器12の負入力幾子には

16

- 2 n

2 + 1 - 1

に等しい電位Vを与える必要がある。ただし、電位

-20

2 1 N V ref

2 a

NVref

____ (VI + ____)

2n+1-1

を生成し、その後、比較器12の出力により与えられるカ ウントアップ動作命令またはカウントダウン動作の命令 を遺にすることとしてもよい。これまでの説明からわか るように、カウント動作命令の逆転はとこで行われる。 この動作命令の逆転は、フリップフロップ22の出力/Q= 1によって制御させる錐他的オアゲート20によって行わ 20

入力電圧VIが正の時のVを計算するための動作が再び 行われる際には、スイッチJn+1が切り換わって、キャ パシタCn+1が中間点Gに接続される。これにより、こ のキャパシタCn+1は、接地される。

排他的オアゲートL1~Lnは、もはやアップ/ダウン・ カウンタ15のN個の出力の状態を反転させない。したが って、重みnの出力が1であるとすると、スイッチJn は、キャパシタC2の第2の緊係を中間点Gに接続した状 態。すなわち接地した状態に維持する。それとは逆に、 アップ/ダウン・カウンタ16の重み4の出力が0であれ ば、スイッチ Inは、キャバシタCnを基準電位Vrefに接続※ ※する。他のキャパシタCI~Cn-1に対しても、同じ動作 が行なわれる。

キャパシタの第1の電極の共通電位の値はVとなるの で、各キャパシタの電荷の和は最初に充電された電荷を 均衡させる。

最初に充電された電荷は、

-C1V1-C2V1--CnV1-C' 1V1

-Cn+1 Vref ... (1)

であることに注目する。ここで、キャパシタの電荷の和

(C1+...Cn) V - (C1+...Cn) Vref +nVref C1+VC 1+VCn+1 ··· (A) に等しい。

(2)式について先に述べたと同様に、(4)式の1 項と4項を等しいとおくと次式が得られる。

39 $V(2^{11}-1)C1$

= N · Vref C1-7'V1

または

N V iel

$$V = \frac{1}{2n+1-1} (VI + \frac{1}{2n}) (5)$$

これは、求めていたもの。 すなわち入力信号の整流さ れた値(-V1)とアップ/ダウン・カウンタ16のカウン 49 カウンタ16の最上位ビット出力の簡単な使用を非常に ト値に比例する項との差を表す差億号に一致する。

したがって、信号を1の立上りにおいて、電圧-VIが N・Vref/2"を超えるとアップ/ダウン・カウンタ16の カウント値は増加し、逆の場合にはアップ/ダウン・カ ウンタ15のカウント値は減少する。

第1図に示されている場合では、アップ/ダウン・カ ウンタ15のカウント値は入力信号VIの平均レベルを表 す。一方、ことで説明している例では、アップ/ダウン - カウンタ16の最上位ピットのレベルがVref/2より高い。 か低いかを、直接示す。というのは、最上位のビットが 50 る必要がある。

1になった時にNが2***になり、また。アップ/ダウン 正確に行えるようにするために、キャパシタCLと同じ容 置の非切換キャパシタC´ 1が設けられているからであ る。複数の出力の使用することにより、他の方法で、真 なるレベルのしきい値を定めることもできる。

N・Vref/7°の増加速度が遅くなると、検出された平 均値を中心とするアップ/ダウン・カウンタ16のカウン 下値の振動が遅くなり、その平均値を生成するための時 間が長くなる(入力信号が消えた場合に容まで復帰する 時間も同様である)。したがって、この点では、姿傷す

特許2790176

17

最後に、第3個に示す回路と同様にして、切換キャパシタを用いた実施例における入力選圧の模擬整識について説明する。負の基準選圧源(-Vref)があるとすると、フリップロップ22が入力選圧の負の存号を示す時に、Vrefの代りにそれを使用できる。このとき、キャパシタCn+1または雑他的オアゲートL1~Lnはもはや不要であるから、それは使用されない。この場合も、上述の場合と同様にして、入力選圧VIが正の時に入力選圧VIとN・Vref/でとの比較が行われ、入力選圧VIが負の特には・VIとN・Vref/でとの比較が行われる。

(発明の効果)

以上説明したように、本発明のアナログ信号レベル検 出器によれば、大容量のキャパシタを用いることなく績 分回路を構成することができるので、アナログ信号レベキ *ル袋出器と、これに内蔵される領分回路とを、同じ半導体チップ内に形成することができる。


18


また、本発明のアナログ信号レベル検出器によれば、 整流器を必要としないので、回路構成が簡単なアナログ 信号レベル検出器を提供することができる。

【図面の簡単な説明】

第1回は本発明者の提案による基本的な回路構成を示す ブロック図、第2図は第1回に示す回路の動作を提解す るために有用なタイミング波形図、第3図は本発明の好 適な実施例の回路図、第4回は第3図に示す回路で使用 される切換え調御信号のタイミング波形図である。 10…全波整流器、12…比較器、14…デジタルーアナログ 変換器、16…アップ/ダウン・カウンタ、22…フリップ フロップ。


【第1図】





(10)


特許2790176



(11)

特許2790176

【第3図】



(12)

特許2790176

フロントページの続き

(56)参考文献 特閣 昭55-20008(JP,A) 特閣 昭57-160216(JP,A)